A Samsung Foundry, uma das principais fabricantes de semicondutores do mundo, revelou que estará pronta para a produção em massa de chips de 2nm já no próximo ano. Além disso, a empresa planeia continuar a melhorar este processo até 2027. Esta notícia é particularmente relevante para empresas de design de chips que procuram utilizar a tecnologia de ponta da Samsung para os seus produtos.
As ferramentas de design analógico e digital da Synopsys, impulsionadas por inteligência artificial, receberam a certificação para o processo de 2nm da Samsung Foundry. Esta certificação é crucial, pois valida a capacidade das ferramentas da Synopsys para otimizar o processo de fabricação de chips, garantindo que os designs sejam eficientes e de alta performance.
A suíte de automação de design eletrônico (EDA) da Synopsys, conhecida como Synopsys.ai, desempenha um papel fundamental na migração de designs analógicos, na melhoria da produtividade e na otimização de área, desempenho e eficiência energética para o processo de 2nm da Samsung. A tecnologia de co-otimização de design (DTCO) da Synopsys tem sido essencial para estas melhorias, permitindo que os designs de chips sejam mais compactos e eficientes.
Duas ferramentas específicas da Synopsys, o DSO.ai e o ASO.ai, são utilizadas para a produtividade do design e a migração rápida de designs analógicos, respetivamente. Estas ferramentas facilitam a migração de designs de processos mais antigos, como o de 8nm FinFET, para o novo processo de 2nm GAA (Gate All Around). Esta transição é crucial para empresas que desejam atualizar os seus produtos sem a necessidade de redesenhar completamente os seus chips.
As ferramentas da Synopsys também permitem o desenvolvimento de novas técnicas de design de chips, como o roteamento de energia pela parte traseira, a metodologia consciente dos efeitos locais do layout e o design de células nanosheet. Estas técnicas são essenciais para melhorar a eficiência e o desempenho dos chips fabricados com o processo SF2 da Samsung. Além disso, o nó de processo SF2Z da Samsung pode melhorar ainda mais o desempenho, a potência e a área em até 20%.
A Synopsys também está a trabalhar na integração de chiplets em pacotes multi-die utilizando o IP UCIe, que foi utilizado para criar chips com os processos SF2 e SF4x da Samsung. Esta abordagem melhora a latência, a potência e a conectividade die-to-die, especialmente no processo SF5A. A ferramenta 3DIC Compiler da Synopsys pode ser utilizada para integração heterogénea 2.5D e 3D e para embalagens avançadas, oferecendo mais flexibilidade e eficiência na fabricação de chips.
Além do processo de 2nm, a Synopsys revelou que a mesma solução DTCO será utilizada para otimizar o processo de 1.4nm da Samsung Foundry (SF1.4). Este desenvolvimento promete levar a indústria de semicondutores a novos patamares de miniaturização e eficiência.
Fonte:da Redação e da maistecnologia
Reeditado para:Noticias do Stop 2024
Outras fontes • AFP, AP, TASS, EBS
Material Informático - www.aplicloja.com
Receba diariamente no Grupo STOPMZNWS poderá ler QRCOD
Link do Grupo WhatsApp - https://chat.whatsapp.com/JUiYE4NxtOz6QUmPDBcBCF
Qual Duvida pode enviar +258 827606348 ou E-mail:
Em criação o Aplicativo o APP que ira ver notícias diariamente em seu celular Fotografias:Getty Images/Reuters/EFE/AFP
